PCA9515B 是一款用于 I2C 总线和 SMBus 系统应用的双极 CMOS (BiCMOS) 集成电路。 此器件包含有两个完全一样的双向开漏缓冲器电路，此电路能够在不降低系统性能的前提下实现 I2C 和相似总线系统的扩展。 此双路双向 I2C 缓冲器的运行电压介于 2.3V 至 3.6V VCC 之间。

PCA9515B 对 I2C 总线上的串行数据 (SDA) 和串行时钟 (SCL) 信号进行缓冲，同时保持 I2C 系统的所有运行模式和特性。 这个特性可使得两个总线电容为 400pF 的总线连接到一个 I2C 应用内。

此 I2C 400pF 总线电容限值限制了所连接器件数量和总线长度。 通过使用 PCA9515B，一个系统设计人员能够将一条总线隔离为两个等同的部分，因此能够容纳更多的 I2C 器件或者更长的导线长度。

PCA9515B 有一个带有内部上拉电阻的高电平有效使能 (EN) 输入。 这使得用户在中继器被激活时选择并隔离加电复位时的有故障从器件。 I2C 运行期间不应改变状态。 总线运行期间的禁用将会挂起总线而启用通过总线周期的部分路径有可能使被启用的 I2C 部件处于混乱状态。 为了防止系统故障，只有当全局总线和中继器端口处于空闲状态时，EN 输入的状态才应变化。

PCA9515B 也可被用于操作两条总线，一个在 5V 接口电平上而另外一个在 3.3V 接口电平上。 总线也可运行在 400kHz 或者 100kHz 的运行频率下。 如果两条总线运行在不同的频率下，如果需要运行 400kHz 的总线，那么 100kHz 总线必须被隔离。 如果主控器运行在 400kHz，由于中继器所带来的延迟，最大系统运行频率有可能少于 400kHz。

每个内部缓冲器的低电平输出接近 0.5V；然而，当输出由内部驱动为低电平时，每个内部缓冲器的输入电压必须为 70mV 或者比低电平输出更低。 当输入低电平状态被释放时，这一功能防止了锁定情况的发生。

两个或者更多的 PCA9515B 器件不能串联使用。 由于没有方向引脚，在每个中继器的输入和输出之间不同的有效低电压电平被用于避免锁定情况的发生。 一个应用在 PCA9515B 输入端上的有效低电平被作为具有更高值的缓冲低电平在使能输出上进行传播。 当这个经缓冲的低电平被应用于其它串联的 PCA9515B 类型的器件时，第二个器件不认为它是一个有效的低电平并且不将它作为一个经缓冲的低电平进行传播。

此器件包含一个加电控制电路，此电路在 VCC 处于有效电平 (VCC = 2.3 V) 之前防止输出电路激活。

当与标准 I2C 系统一同工作时，需要一个上拉电阻器以在经缓冲的总线上提供逻辑高电平。 PCA9515B 具有 I2C 总线的标准开路集电极配置。 上拉电阻器的尺寸由系统决定；然而，中继器的每一侧都必须有一个上拉电阻器。 除了 SMBus 器件，此器件设计用于与标准模式和快速模式的 I2C 器件一同工作。 在可以接受标准模式器件和多个主控器的通用型 I2C 系统中，标准模式 I2C 器件的终止电流额定值仅为 3mA 。 在某些条件下，可以采用高终止电流。

• 两通道双向缓冲器
• I2C 总线和 SMBus 兼容
• 高电平有效中继器使能输入
• 开漏 I2C I/O
• 5.5V 耐压 I2C I/O 和使能输入支持混合模式信号操作
• 无死锁运行
• 支持标准模式、快速模式 I2C 器件、和多个主控器
• 支持中继器上的仲裁及时钟延伸
• 断电高阻抗 I2C 引脚
• 闭锁性能超过 100 mA，符合 JESD 78 Class II 标准
• 静电放电 (ESD) 保护性能超过 JESD 22 规范要求
  • 2000V 人体模型 (A114-A)
  • 200V 机器模型 (A115-A)
  • 1000V 充电器件模型 (C101)